(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-229661

(43)公開日 平成4年(1992)8月19日


(51) Int.Cl. <sup>5</sup>	識別記号	庁内整理番号	FΙ	技術表示箇所
H01L 29/784				•
27/088				
		9168-4M	H01L	-
		7342-4M		27/08 1 0 2 E
				審査請求 未請求 請求項の数6(全 11 頁)
(21)出願番号	特顏平3-129382		(71)出願人	000004260
				日本電装株式会社
(22)出願日	平成3年(1991)5	月31日		愛知県刈谷市昭和町1丁目1番地
			(72)発明者	
(31)優先権主張番号	<b>特顧平2-151353</b>			愛知県刈谷市昭和町1丁目1番地 日本電
(32)優先日	平2 (1990) 6月8	3		装株式会社内
(33)優先権主張国	日本 (JP)		(72)発明者	
				愛知県刈谷市昭和町1丁目1番地 日本電
				装株式会社内
			(72)発明者	加藤 直人
				愛知県刈谷市昭和町1丁目1番地 日本電
				装株式会社内
		<b>,</b>	(74)代理人	
		`		

(54) 【発明の名称】 絶縁ゲート型パイポーラトランジスタおよびその製造方法

# (57)【要約】

【目的】 絶縁ゲート型パイポーラトランジスタのパッド領域に近接するセルにおけるラッチアップの防止およびターンオフ時間の短縮を図る。

【構成】 ゲートボンディングパッド15aの下のn・ドレイン層2表面にはp型パッドウエル層8が形成されており、その表面はp型パッド層9にて低抵抗化が図られている。そして、p型パッド層9はコンタクトホール10bを介してソース電極と接続する。ここで、各セルへゲート電位を与えるゲート電極はパッド領域とセル領域との境界に沿ってくし歯状に延在するパターンを有しているため、パッド15a下には実質上ゲート電極が存在せず、ゲート電極形成後にp型コンタクト層5b形成と同時にウエル層8表面全域にわたって、p型パッド層9を形成することができる。このp型パッド層9により縁端セル12における少数キャリア集中に起因したラッチアップおよびターンオフ時間の増大が防止される。



## 【特許請求の範囲】

【請求項1】 第1導電型の半導体基板と、この基板上 に形成されるとともに、第1領域およびこの第1領域の 縁端に位置する第2領域を有する第2導電型の半導体層 と、この半導体層の前記第1領域表面の複数領域におい て、前記半導体層表面に接合が終端すべく形成された第 1 導電型のペース層と、この複数あるペース層の各々を 基本セルとして、この各基本セルのベース層表面に、該 ベース層の接合の終端に沿って間隔を残して接合が終端 するように該ベース層内に形成された第2導電型のソー ス層と、前記半導体層と前記ソース層との間の前記ペー ス層表面の前記間隔をチャネル領域として、少なくとも このチャネル領域上にゲート絶縁膜を介して形成された ゲート電極と、前記各基本セルにおいて、前記ペース層 と前記ソース層との両方に接触部を有するソース電板 と、前記半導体層の前配第1領域の縁端に位置する前記 第2領域表面において、前配半導体層表面に接合が終端 するとともに、前記半導体基板からこの第2領域の前記 半導体層に流入された少数キャリアを前記ソース電板へ 排出するように低抵抗に形成された第1導電型の少数キ 20 ャリア抜き取り層とを備えたことを特徴とする絶縁ゲー ト型パイポーラトランジスタ。

【請求項2】 前記第2領域の前記半導体層表面上には、前記ゲート電極と電気的接続されるゲート電極パッドが絶縁膜を介して構成されており、この絶縁膜には、前記第2領域の前記第1領域との境界近傍において、前記ゲート電極パッドと前記ゲート電極とを電気的接続するためのコンタクトホールと、前記少数キャリア抜き取り層と前記ソース電極とを電気的接続するためのコンタクトホールとが、交互に配置されていることを特徴とす 30 る請求項1記載の絶縁ゲート型パイポーラトランジスタ。

【請求項3】 前記ゲート電極パッドはゲートポンディングパッドであることを特徴とする請求項2に記載の絶録ゲート型パイポーラトランジスタ。

【請求項4】 前記ゲート電極パッドはゲート電極引き回し金属であることを特徴とする請求項2に記載の絶縁 ゲート型パイポーラトランジスタ。

【請求項5】 一方の主面側に第2導電型の半導体層が形成された第1導電型の半導体基板を用意し、前配半導体層の第1領域およびこの第1領域の緑端に位置する第2領域において前配第1領域表面の複数領域と前配第2領域表面とに、前配半導体層表面に接合が終端し、かつ第1導電型のウエル層を形成する第1工程と、前配半導体層表面上において、少なくとも前配半導体層の前配第1領域表面に形成された複数のウエル層における接合の終端近傍に位置するとともに、前配第2領域表面に形成されたウエル層の前配第1領域との境界に沿って第1領域側から第2領域側へ向かって所定の長さだけ延在する延行部を繰り返して配置するパターンを有して、ゲート

電極をゲート絶縁膜を介して形成する第2工程と、前記 第1領域において前記半導体層表面に接合が終端するよ うに第1導電型のペース層を前記ゲート電極と自己整合 的に形成し、このペース層を基本セルとして該基本セル の前記ペース層表面に、該ペース層の接合の終端に沿っ て間隔を残して接合が終端するように第2導電型のソー ス層を前記ゲート電極と自己整合的に形成する第3工程 と、前記基本セルの前記ペース層表面および前記第2領 域のウエル層表面をさらに低抵抗とすべく第1導電型の 10 不純物を高濃度に導入して高不純物濃度とする第4工程 と、前記第1領域上において前記基本セルの前記ペース 層および前配ソース層の両方に開口する第1の開口部 と、前記第2領域上において前記高不純物濃度とされた ウエル層に開口する第2の開口部と、前記第2領域上に おいて前記ゲート電極の延在部に開口する第3の開口部 とを有する層間絶縁膜を、前記ゲート電極を介して前記 半導体層表面上に形成する第5工程と、前記第1領域上 において前記第1の開口部を介して前記ペース層および 前記ソース層の両方とに電気接続するとともに、前記第 2 領域上において前記第2の開口部を介して前記高不純 物濃度とされたウエル層と電気接続するソース電極と、 前記第2領域上において前記第3の開口部を介して前記 ゲート電極と電気接続するゲート電極パッドとを、互い に電気的分離された状態で前記層間絶縁膜上に形成する 第6工程とを含むことを特徴とする絶縁ゲート型パイポ ーラトランジスタの製造方法。

【請求項6】 前記第2の関口部と前記第3の関口部と を、前記第2領域の前記第1領域との境界に沿って前記 第2領域のウエル層上に交互に配置されるように形成す ることを特徴とする請求項5記載の絶縁ゲート型パイポ ーラトランジスタの製造方法。

# 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は電力用スイッチング素子 として用いられる絶縁ゲート型パイポーラトランジスタ に関するものである。

[0002]

【従来の技術】近年、電力用スイッチング素子として、 絶縁ゲート型パイポーラトランジスタが報告されてい る。この素子はパワーMOSFETと類似の構造を成し ているが、ドレイン領域にソース層とは逆の導電型であ る半導体層を設けることにより、高抵抗層のドレイン層 に導電率変調をおこさせてオン抵抗を下げ、パワーMO SFETでは不可能であった高耐圧と低オン抵抗の両立 を可能にしている。

.3

膜10、ソース電極14、ドレイン電極16からなって いる。

【0004】ソース電極14に対し、ゲート電極4に一 定のしきい値電圧以上の電圧を印加すると、ゲート電極 4下のp型ペース層5の表面が反転して電子のチャネル 7を形成し、このチャネル7を通って、n 型ソース層 6からn 型ドレイン層2に電子が流入する。流入した **電子はn** 型ドレイン層2の電位を下げ、ドレイン側の p n 接合を順パイアスする。この結果、p 型ドレ イン層1からn:型ドレイン層2に少数キャリアである 10 正孔が流入する。この正孔の注入によって、n 型ペー ス層 2 は導電率変調を受け、抵抗値が大幅に下がり、大 電流を流すことが可能となる。

#### [0005]

【発明が解決しようとする課題】しかしながら、この絶 縁ゲート型バイポーラトランジスタでは素子を流れる電 流密度が大きくなるとn 型ソース層6下のp型ペース 層5内において横方向抵抗による電圧降下が大きくな り、n 型ソース層6とp型ベース層5との間の接合が 順パイアスされてn 型ソース層6からp型ペース層5 に電子が流入し、p 型ドレイン層1, n 型ドレイン 層2, p型ペース層5およびn 型ソース層6から構成 される寄生サイリスタによりサイリスタ動作に入ってし まい、ゲート・ソース間パイアスを零にしても半導体素 子の電流をオフすることができなくなるという所謂ラッ チアップ現象が引き起こされる。そのため、ゲートによ り制御できる電流値はこのラッチアップ現象により制限 されてしまう(ラッチアップ電流の低下)。なお、この ラッチアップ現象は素子をターンオフする際に、より発 生しやすい。

【0006】また、絶縁ゲート型パイポーラトランジス タにおいてn 型ドレイン層2に注入された少数キャリ アである正孔は、ゲート電極4に印加した電圧を零にし てチャネル?の電子の流れを止めてもn 型ドレイン層 2に蓄積されており、この正孔がソース電板14を介し て排出されるか、あるいは電子との再結合により消滅す るまでは電流が流れ続け、ターンオフ時間が長くなって しまう。そのため、絶縁ゲート型パイポーラトランジス タを電力用スイッチング素子として、例えばPWM (Pu lse Width Modulation) 方式のモータ制御等に採用す 40 る場合、電流のスイッチング周波数を高められなくな り、電力制御範囲が限られてしまうことになる。

【0007】これらラッチアップ現象および正孔蓄積に よるターンオフ時間の増大は、絶縁ゲート型パイポーラ トランジスタの繰り返し配置されたセルの縁端部等の特 定の場所で発生しやすい。

【0008】以下、その理由を図26により説明する。 図26にはセルの緑端部の一例として、ゲートボンディ ングパッド15 a 近傍の断面構造を示す。図26に示す

セル領域13においてソース電極14に流れ込む電流 は、幅Wc のn・型ドレイン層2 (領域2a) を流れる キャリアにより決定される。しかし、ゲートポンディン グパッド15aに隣接する基本セル領域(緑端セル)1 2においてソース電極14に流れ込む電流は、幅Wc 及 び幅Wc からなるn 型ドレイン層2 (領域2b)を流 れるキャリアにより決定され、ゲートポンディングバッ ド15aから離れた基本セル領域13よりも電流密度が 大きくなる。従って、ゲートポンディングパッド15a に隣接する基本セル領域12のp型ペース層5を流れる 電流による電圧降下は、ゲートポンディングパッド15 aから離れた基本セル領域13よりも大きくなり、しか してラッチアップ現象はこのゲートポンディングパッド 15aに隣接する基本セル領域12において発生しやす くなり、これがラッチアップ電流低下の原因となる。

【0009】また、素子のターンオフ時には、図26の 領域11と領域12では、領域2aより広い領域2bで 蓄積された少数キャリア (正孔) が基本セル領域12の ソース電極14から排出されることから、領域2aのみ で蓄積された少数キャリアをソース電極14から排出す る基本セル領域13に対し、スイッチングスピードが遅 くなる原因となる。

【0010】なお、これらの現象はゲートポンディング パッド15a近傍に限らず、他のセル緑端部であるゲー ト電極引き回し領域、ソース電極パッド領域においても 発生することが確認されている。

【0011】そこで、例えばUSP4631564号公 報あるいは特開昭63-104480号公報において、 ゲートポンディングバッド15aに隣接する縁端セル1 2を利用して、蓄積キャリアをソース電極14へ抜きと る構造が提案されている。図27にその構造を示す。

【0012】すなわち、図27に示すように、図26に おいて緑端セル12にあたるP型ペース層5をゲートポ ンディングパッド15a下に設けられ該ゲートボンディ ングパッド15aをn 型ドレイン層2からシールドす るためのp ウエル層 (p型パッドウエル層) 8と接続 形成するようにして、パッド下に蓄積された正孔をp 型ウエル層8を介して縁端セル12を利用して構成され たコンタクトホールからソース電極14へと抜きとるよ うにしている。

【0013】しかしながら、近年、電力用スイッチング 素子においてはそのオン抵抗をより低減するために、ま た大電流化を図るためにチャネル周囲長をより長く稼ぐ ようにセルを微細化し、同じチップ面積においてより多 くのセルを構成することが、あるいは素子性能を維持し たままで素子サイズを小型化するために、セルを微細化 することが望まれている。

【0014】この要望により、今後セルの微細化はます ます進むことが予想される。しかしながら、一方、問題 ように、各セルはピッチW。で繰り返し配列され、基本 *50* となるパッド領域はワイヤボンディングのためにある程

度の面積が要求されるため、このセルの微細化に伴い、セル面積に対するパッド領域面積は増加する傾向にある。その結果、図27に示す従来構造では結局新たに縁端セルとなった基本セル領域(領域13)においてラッチアップを発生しやすくなることとなり、また、ターンオフ時間の短縮もあまり効果が期待できなくなるという問題がある。

【0015】本発明はこうした問題点に鑑みてなされたものであり、たとえセルの微細化が進んでも、ラッチアップ電流値の向上およびターンオフ時間の短縮を同時に 10 実現することができる絶縁ゲート型パイポーラトランジスタとその製造方法を提供することを目的とする。

# [0016]

【課題を解決するための手段】上記目的を達成するため に構成された本発明による絶縁ゲート型パイポーラトラ ンジスタは、第1導電型の半導体基板と、この基板上に 形成されるとともに、第1領域およびこの第1領域の緑 端に位置する第2領域を有する第2導電型の半導体層 と、この半導体層の前配第1領域表面の複数領域におい て、前記半導体層表面に接合が終端すべく形成された第 20 1 導電型のベース層と、この複数あるベース層の各々を 基本セルとして、この各基本セルのペース層表面に、該 ベース層の接合の終端に沿って間隔を残して接合が終端 するように該ベース層内に形成された第2導電型のソー ス層と、前記半導体層と前記ソース層との間の前記ペー ス層表面の前記間隔をチャネル領域として、少なくとも このチャネル領域上にゲート絶縁膜を介して形成された ゲート電極と、前記各基本セルにおいて、前記ペース層 と前記ソース層との両方に接触部を有するソース電極 と、前記半導体層の前配第1領域の縁端に位置する前記 30 第2領域表面において、前記半導体層表面に接合が終端 するとともに、前記半導体基板からこの第2領域の前記 半導体層に流入された少数キャリアを前記ソース電極へ 排出するように低抵抗に形成された第1導電型の少数キ ャリア抜き取り層とを備えるものであり、またその製造 方法としては、一方の主面側に第2導電型の半導体層が 形成された第1導電型の半導体基板を用意し、前配半導 体層の第1領域およびこの第1領域の緑端に位置する第 2 領域において前記第1 領域表面の複数領域と前記第2 領域表面とに、前記半導体層表面に接合が終端し、かつ 40 第1 導電型のウエル層を形成する第1 工程と、前記半導 体層表面上において、少なくとも前記半導体層の前記第 1 領域表面に形成された複数のウエル層における接合の 終端近傍に位置するとともに、前記第2領域表面に形成 されたウエル層の前記第1領域との境界に沿って第1領 域側から第2領域側へ向かって所定の長さだけ延在する 延在部を繰り返して配置するパターンを有して、ゲート 電極をゲート絶縁膜を介して形成する第2工程と、前記 第1領域において前記半導体層表面に接合が終端するよ うに第1導電型のペース層を前記ゲート電極と自己整合 50

的に形成し、このペース層を基本セルとして該基本セル の前記ペース層表面に、該ペース層の接合の終端に沿っ て間隔を残して接合が終端するように第2導電型のソー ス層を前記ゲート電極と自己整合的に形成する第3工程 と、前記基本セルの前記ペース層表面および前記第2領 域のウエル層表面をさらに低抵抗とすべく第1導電型の 不純物を高濃度に導入して高不純物濃度とする第4工程 と、前記第1領域上において前記基本セルの前記ベース 層および前記ソース層の両方に関口する第1の関口部 と、前記第2領域上において前記高不純物濃度とされた ウエル層に関口する第2の閉口部と、前記第2領域上に おいて前記ゲート電極の延在部に開口する第3の開口部 とを有する層間絶縁膜を、前記ゲート電極を介して前記 半導体層表面上に形成する第5工程と、前記第1領域上 において前記第1の開口部を介して前記ペース層および 前記ソース層の両方とに電気接続するとともに、前記第 2 領域上において前記第2の開口部を介して前記高不純 物濃度とされたウエル層と電気接続するソース電極と、 前記第2領域上において前記第3の開口部を介して前記 ゲート電極と電気接続するゲート電極パッドとを、互い に電気的分離された状態で前記層間絶縁膜上に形成する 第6工程とを含むことを特徴としている。

6

#### [0017]

【作用および効果】上記構成を有する本発明にかかる絶縁ゲート型パイポーラトランジスタは、基本セルが配された前記第1領域においては、各基本セルにおいて前記ゲート電極により駆動制御されると前記半導体層と前記ソース層との間の前記ペース層表面の前記間隔がチャネル領域として作用し、ソース電極から該チャネル領域を通ってキャリアが前記半導体層に流入する。これにより、前記半導体基板から少数キャリアが前記半導体層に流入され、前記半導体層が導電率変調を受けて素子が導通する。

【0018】この時、この第1領域の縁端に位置する前 記半導体層の第2領域にも少数キャリアが前記半導体基 板から流入される。この第2領域に流入された少数キャ リアは、該第2領域表面に形成された低抵抗で第1導電 型の前記少数キャリア抜き取り層を通って前記ソース電 極へ排出される。

(4) 【0019】従って、前記基本セルにおいて前配第1領域の縁端でかつ前配第2領域近傍に配された基本セルに、前配第2領域に流入した少数キャリアが流れ込んで電流密度を増大させることに起因したラッチアップ電流値の低下を防止できる。

【0020】また、素子のターンオフ時においては、素子駆動時に前配半導体基板から前配半導体層の第2領域に流入され、該第2領域に蓄積された少数キャリアは、たとえセルが微細化されたとしても、やはり該第2領域表面に形成された低抵抗で第1導電型の前配少数キャリア抜き取り層を通ってすばやく前配ソース電極へ排出さ

れる.

【0021】また、製造方法においては、そのゲート電極のバターンより第2領域上に実質ゲート電極は存在しない構成となるため、少数キャリア抜き取りとしてのウエル層(第2領域)はさらに高不純物濃度とすることが容易にできる。

【0022】また、この高濃度とする工程は、ベース層のコンタクト抵抗低下のための工程と同時にできるため、実質的にマスク工程が増大することはない。以上述べたように、本発明によれば、たとえセルの微細化が進 10 んでも、ラッチアップ電流値の向上およびターンオフ時間の短縮を同時に実現できるという優れた効果が奏される。

### [0023]

【実施例】以下、本発明を図に示す実施例に基づいて説明する。図1~3は、本発明第1実施例を適用した絶縁ゲート型パイポーラトランジスタのゲート電極パッド(ポンディングパッド15a)近傍の構造を示すものであり、図1はその表面パターン構造を示す模式的平面図、図2は図1におけるA-A断面図、図3は図1におりるB-B断面図である。なお、図25~27と対応する部分には同一符号が付してある。

【0024】以下、これを製造工程に従って詳細に説明 する。まず、半導体基板である p 型シリコン基板を用 意し、これにエピタキシャル成長により低不純物濃度で 比抵抗30 (Ω-cm) の半導体層であるn 型層を約1 00 [μm] 形成する。これらのp 型シリコン基板お よびn 型層により、図4に示すように、各々p 型ド レイン層 1、n 型ドレイン層 2 が形成される。さら に、後工程においてシリコンウエハ表面が汚染されるの を防止すべく、表面に熱酸化膜(フィールド酸化膜)を 形成する。次に、このn、型ドレイン層2の酸化膜表面 に、通常のフォトリソグラフィにより、電極パッド領域 およびp型ベース層形成予定領域に開口パターンを有す るレジスト膜を形成し、このレジスト膜をマスクとして ポロンをイオン注入し、ドライブイン及びフィールド酸 化することにより、図5に示すように、p 型ウエル5 a、8aを選択的に形成する。次に、フォトエッチング によりフィールド酸化膜を部分的に選択エッチングした 後に、図6に示すように、n 型ドレイン層2の表面を 40 酸化してゲート酸化膜3を形成する。ここで、電極パッ ド領域のp 型ウエル8a上のフィールド酸化膜は、従 来構造では残すようにしていたが、本実施例では全面除 去するようにしている。これは後工程でp 型ウエル8 aに再度イオン注入を行うためである。

【0025】そして、ウエハ表面全面にゲート電極とする高濃度にドーピングされたポリシリコンを5000A程度堆積し、図7の平面図に示すように、格子状でゲート電極パッド領域まで延在するパターンのゲート電極4を形成する。

【0026】ここで、ゲート電極4は、図7のA-A斯面図を示す図8およびB-B断面図を示す図9に示すように、p型ウエル8a端部において、p型ウエル8a上に重なる延在部分がくし歯状のパターンをもって形成されており、p型ウエル8a表面上にはこの延在部分を除いてポリシリコン膜は実質上堆積されていないことになる。

【0027】この後、図10に示すように、このゲート 電極4をマスクとしてボロンをイオン注入してドライブ インにより約3 (μm) 拡散して上述のp 型ウエル5 a,8 aとともにp型ベース層5,ゲート電極パッド下 のp型パッドウエル層8を形成する。

【0028】次いで、通常のフォトリソグラフィにより ゲート電極4による窓において、各基本セルの中央部およびパッド領域全面を、n 型ソース層6形成予定位置 のみに関口する形状にパターニングされたレジスト膜で 優い、このレジスト膜とゲート電極4とをマスクとして リンのイオン注入を行い、レジスト除去後ドライブイン 拡散を用いて、図11に示すように、n 型ソース層6を基本セル形成領域のみに形成する。

【0029】続いて、通常のフォトリソグラフィにより 形成したレジストパターンをマスクとしてポロンのイオ ン注入を行い、レジスト除去後ドライブイン拡散するこ とにより、図12に示すように、p型ペース層5とソー ス電極14とのコンタクト抵抗低下に寄与するコンタク ト層としてのp型コンタクト層5bおよびp型パッド ウエル層8の表面濃度を高濃度として抵抗低下に寄与するp型パッド層9を形成する。ここで、p型パッド層9を形成する。ここで、p型パッド層9は、シリコンウエハのパッド領域表面には従来構造のようにゲート電極4とポンディングパッドと接続するポリシリコン膜が全面に形成されていないため、実質上p型パッドウエル層8表面に全域にわたって形成することができる。

【0030】このようにして、p型ペース層5とn 型 ソース層6がゲート電極4による共通のマスクにより位 置決めされる、所謂DSA技術(Diffusion Self Alig nment) によりチャネル?が形成される。その後、CV DによりPSG, BPSG等の酸化膜を堆積し、基本セ ル領域においてp型ペース層5(p 型コンタクト層5 b) およびn 型ソース層6の両方に関口するコンタク トホール10a, ゲート電極パッド領域下周端において 櫛歯状とされセル領域方向に延びたp 型パッド層9の 領域20に開口するコンタクトホール10b. およびゲ ート電極パッド領域下においてゲート電極パッド金属 (ゲートポンディングパッド15a) とゲート電極4と を接続するためのコンタクトホール10cを有する層間 絶縁膜10が形成される。図13にその表面パターンを 示す平面図、図14に図13のA-A断面図、図15に 図13のB-B断面図を示す。

0 【0031】さらにアルミ膜の蒸着,パターニングによ

り、図16に示すようにウエハ表面にソース電極14, ゲート電極パッド (ゲートポンディングパッド15a) が形成される。このとき上述した各々のコンタクトホー ルを介して、図17,18に示すように、ソース電極1 4は基本セル領域においてp型ペース層5(p 型コン タクト層 5 b) およびn 型ソース層 6 の両方に電気的 接続されるとともに、図17に示すようにゲートポンデ ィングパッド15a下周端のp 型パッド層9の領域2 0 において電気的接続される。また、ゲートポンディン グパッド15aは、図18に示すように、ゲート電極4 *10* の延在部分において電気的接続される。

【0032】そして、最後に基板の裏面、すなわちり 型ドレイン層1の背面に金属膜の蒸着によりドレイン電 極16を形成して、図1~3に示す絶縁ゲート型パイポ ーラトランジスタが製造される。

【0033】上記の如く製造された絶縁ゲート型パイポ ーラトランジスタには、図1~3に示すように、ゲート ポンディングパッド15a下のp型パッドウエル層8に 高不純物濃度で低抵抗とされたp 型パッド層9が形成 されており、さらにこのp型パッド層9が領域20に 20 おいてコンタクトホール10bを介してソース電極14 とオーミック接触している。従って、素子動作時にゲー ト電極パッド領域下部のp 型ドレイン層1よりn 型 ドレイン層2に注入される正孔(少数キャリア)は、該 ゲート電極パッド領域に近接する基本セル領域(緑端セ ル) 12に流れ込む前に、p型パッドウエル層8, p 型パッド層9. p 型パッド層9の領域20およびコン タクトホール10bを介してソース電極14に抜き取ら れることになる。また、p 型パッド層9は正孔にとっ て低抵抗の経路となるため、緑端セル12とゲートボン 30 ディングパッド15a下との境界領域30における正孔 も領域20からソース電極14に抜き取られやすい。す なわち、緑端セル12への正孔の集中はなくなり、該縁 端セル12でのラッチアップ現象発生によるラッチアッ プ電流値の低下は防止され、しかしてラッチアップ電流 値の向上が実現できる。

【0034】また、ゲート・ターンオフ時にゲートポン ディングパッド15a下部に蓄積された正孔は、上述の ように素子動作時にp 型パッド層9の領域20よりソ ース電極14に抜き取られているのに加えて、同じくこ 40 の低抵抗とされたp 型パッド層9を通って領域20よ りすばやくソース電極14に流れるため、ターンオフ時 間の短縮が実現できる。

【0035】また、p 型パッド層9はp 型コンタク ト層5bと同時にゲート電極4とセルフアラインで形成 されるため、マスク工程数の増加を併うこともなく、ま たゲートポンディングパッド15 a 近傍でのゲート電極 4のパターンを変更することにより、ゲートポンディン グパッド15a下周端において櫛歯状とされたp 型パ ッド層9の領域20に開口するコンタクトホール10b 50 施例同様、ラッチアップ電流値の向上およびターンオフ

の関口面積は容易に増大させることができ、上述したコ ンタクトホール10bを介しての正孔抜き取り効果をさ らに向上させることができる。

10

【0036】さらに、p 型パッド層9はp型パッドウ エル層8の実質上ほぼ全域にわたって形成することがで き、基本セルのセル微細化に併ってベースコンタクトの 面積が小さくなったとしても、パッド下に蓄積された正 孔の抜き取り通路としてのp型パッド層9は従来構造 より大幅に抵抗低下を図ることができる。

【0037】なお、図19に示すように、実際上、絶縁 ゲート型パイポーラトランジスタのゲート電極パッド1 5は矩形状のポンディングパッド領域15aとこのポン ディングパッド領域15 aに接続する比較的細長い線形 状のゲート金属電極引き回し領域15bを有しており、 本発明はこのゲート金属電極引き回し領域15b近傍に 適用することができる。なお、図19において14はソ ース電極, 14aはソース電極ポンディング領域を示 す。

【0038】次に、図20~22を用いて本発明を絶縁 ゲート型パイポーラトランジスタのゲート金属電極引き 回し領域15 b近傍に適用する第2実施例について説明 する。図20~22は絶縁ゲート型パイポーラトランジ スタのゲート金属電極引き回し領域15b近傍の構造を 示すものであり、図20はその表面パターン構造を示す 模式的平面図、図21は図20におけるA-A断面図、 図22は図20におけるB-B断面図である。なお、図 1~3と対応する部分には同一符号が付してある。

【0039】上述した図4~18に示す製造方法におい て、p型パッドウエル層8を形成した工程で同様にして ゲート金属電極引き回し領域15b下にもp 型ウエル 層8を形成し、さらに図12に示す工程において、その 表面内に多くポロンをイオン注入することにより、ゲー ト金属電極引き回し領域15 b下における正孔抜き取り 経路として作用するp 型パッド層 9を形成する。そし て、層間絶縁膜10にコンタクトホールを形成する工程 において、コンタクトホール10d, 10eを開口し、 アルミ膜を蒸着,パターニングすることにより、コンタ クトホール10d, 10eを介してp 型層9とソース 電極14とを、またゲート電極4とゲート電極引き回し 金属17とを各々電気的接続する。なお、ゲート電極引 き回し金属17はアルミ膜のパターニングにより、ソー ス電極14, ゲートポンディングパッド15aと同時に 形成される。

【0040】以上により図20~22に示す構造が製造 され、上述したゲートボンディングパッド15 a下に適 用した場合と同様に、ゲート金属電極引き回し領域15 b下における正孔がp 型パッド層9を介してソース電 極14へ抜き取られることになり、しかして該ゲート金 属電極引き回し領域15b近傍においても、上記第1実 時間の短縮が実現できることになる。

【0041】さらに、本発明は図19において絶縁ゲート型パイポーラトランジスタのソース電極パッド14a 近傍に適用することもできる。図23~24には本発明を適用した絶縁ゲート型パイポーラトランジスタのソース電極パッド14a近傍の構造を示し、図23にその表面パターン構造を示す模式的平面図、図24に図23におけるA-A断面図を示す。なお、図1~3、図20~22と対応する部分には同一符号が付してある。

【0042】このものも上述した例と同様に、ソース電 10 極パッド14a下のn・型ドレイン層2に注入された正孔は該ソース電極パッド14a下のp 型パッド層9からパッド14a下の周辺に形成されたリング状のコンタクトホール10fを介してソース電極パッド14aに抜き取られる。従って、上述した如く、該ソース電極パッド14a近傍に配置されたセルにおいてラッチアップ電流値の向上およびターンオフ時間の短縮が実現できることになる。

【0043】また、上記第2実施例を絶縁ゲート型パイポーラトランジスタの最外周に形成されるガードリング 20 領域とこのガードリング領域に隣接する緑端セルの境界領域に適用するようにしても良い。

【0044】なお、上述した実施例は図1~3,図20~22あるいは図23,24に示すように基本セル領域の各セルが四角形(格子状)セルで構成されたものに適用したものであったが、これに限らず、例えばストライプ状セルで構成されたもの、六角形セル等、種々のものに適用したものであってもよい。

【0045】また、セルサイズも任意に設定できるものであることは言うまでもなく、さらに、例えば図1にお 30 ける各セルの位置関係もx方向、y方向任意にシフトされた位置関係であっても同様な効果が得られるものである。

【0046】さらに、上述の絶縁ゲート型パイポーラトランジスタはnチャネル型のものであったが、半導体の型をn型とp型を各々の層に対して入れ換えた反対導電型のpチャネル型絶縁ゲート型パイポーラトランジスタに採用しても同様な効果が得られる。

# 【図面の簡単な説明】

【図1】本発明第1実施例を適用した絶縁ゲート型パイ 40 ポーラトランジスタのゲートボンディングパッド15 a 近傍の構造を示すものであり、その表面パターン構造を示す模式的平面図である。

- 【図2】図1に示すものにおけるA-A断面図である。
- 【図3】図1に示すものにおけるB-B断面図である。
- 【図4】第1実施例の製造工程の説明に供する図であ ス
- 【図5】第1実施例の製造工程の説明に供する図である。
- -。 【図6】第1実施例の製造工程の説明に供する図であ *50*

る。

【図7】第1実施例の製造工程の説明に供する図である。

【図8】第1実施例の製造工程の説明に供する図である。

【図9】第1実施例の製造工程の説明に供する図である。

【図10】第1実施例の製造工程の説明に供する図である。

) 【図11】第1実施例の製造工程の説明に供する図であ ス

【図12】第1実施例の製造工程の説明に供する図である。

【図13】第1実施例の製造工程の説明に供する図である。

【図14】第1実施例の製造工程の説明に供する図であ る。

【図15】第1実施例の製造工程の説明に供する図である。

20 【図16】第1実施例の製造工程の説明に供する図である。

【図17】第1実施例の製造工程の説明に供する図であ ス

【図18】第1実施例の製造工程の説明に供する図である。

【図19】絶縁ゲート型パイポーラトランジスタの平面 図である。

【図20】本発明を適用した絶縁ゲート型パイポーラトランジスタのゲート金属電極引き回し領域15b近傍の の 構造を示すものであり、その表面パターン構造を示す模式的平面図である。

【図21】図20に示すものにおけるA-A断面図である。

【図22】図20に示すものにおけるB-B断面図である。

【図23】本発明を適用した絶縁ゲート型バイポーラトランジスタのソース電極パッド近傍の構造を示すものであり、その表面パターン構造を示す模式的平面図である。

40 【図24】図23に示すものにおけるA-A断面図である。

【図25】絶縁ゲート型パイポーラトランジスタの基本的構造を示す縦断面図である。

【図26】図25に示す絶縁ゲート型パイポーラトランジスタのゲートポンディングパッド近傍の断面構造図である。

【図27】従来の正孔抜き取り構造を備えた絶縁ゲート型パイポーラトランジスタのゲートポンディングパッド近傍の断面構造図である。

【符号の説明】


- 1 p 型ドレイン層
- 2 n 型ドレイン層
- 3 ゲート酸化膜
- 4 ゲート電極
- 5 p型ペース層
- 6 n 型ソース層
- 7 チャネル領域
- 8 p型パッドウエル層
- 9 少数キャリアの抜き取り層としてのp 型パッド層

10 層間絶縁膜

10a~10f コンタクトホール


- 14 ソース電極
- 14a ソース電極パッド
- 15 ゲート電極パッド
- 15a ゲートポンディングパッド領域
- 15b ゲート金属電極引き回し領域
- 16 ドレイン電極
- 17 ゲート電極引き回し金属

【図1】




【図2】


14




【図4】




[図3]




[図8]





[図5]




【図6】









[図16]




【図17】




【図19】







【図21】




【図20】




[图22]



[図23]





[図24]



[図25]

【図26】





[図27]

